Att använda färdiga konstruktionsblock för att bygga system pÃ¥ chip (SoC) har blivit norm inom elektronikindustrin. Processorer, minnen, minneshanterare, signalbehandling är exempel pÃ¥ olika byggblock som finns att köpa in till sitt SoC-projekt – och i dag finns det en fungerande marknad för dessa byggblock/virtuella elektronik-komponenter. Dessa komponenter kallas normalt för IP-cores.
Ett problem för leverantörer av sÃ¥väl IP-cores är att det är svÃ¥rt att kontrollera hur komponenten används. Även för produktutvecklare som använder programmerbara kretsar – FPGAer är det ett problem att konstruktionen är sÃ¥ enkel att kopiera. Kort sagt finns det ett behov och intresse av kopieringsskydd och DRM för elektronik. Nu ser det ut att dyka upp inte en utan tvÃ¥(!) standarder för att med kryptografi skydda IP-cores.

Enligt en artikel i EE Times har Synplicity tillsammans med Xilinx, Cadence, ARM tagit fram en standard för att skydda IP-cores. Denna standard är i första hand tänkt att skydda IP-leverantören från icke-betald användning av sina produkter. Detta skydd använder både RSA- och AES-kryptering. En intressant aspekt är att standarden är tänkt att integreras i den kommande revisionen av konstruktionsspråket Verilog. (För er som tror annorlunda: Nej, VHDL används inte speciellt mycket.)

Märkligt nog är inte Altera omnämd i artikeln om den standard bland annat Synplicity har tagit fram. EE Times berättar att Altera istället har tagit fram en egen standard för att skydda konstruktioner implementerade i Alteras Stratix II FPGAer. Men tittar man närmare på Alteras lösning inser man dock att detta egentligen inte är konkurrerande standarder.

Alteras lösning är istället ett sätt att skydda färdiga FPGA-konstruktioner. Detta sker genom att man via JTAG skriver ned en 128-bit kryptonyckel i ett litet FLASH-minne på FPGA-kretsen Nyckeln används sedan för att dekryptera FPGA-konfigurationen när den läses in från det externa konfigurationsminnet. Detta illustreras med följande fina figur:

Det finns med andra ord inget som säger att FPGA-konstruktionen inte i sig innehåller IP-cores som är skyddade med den andra standarden. Min gissning är att Altera knappast kan ignorera den andra standarden om den visar sig bli spridd.
Och för er som gillar Xilinx – Japp Xilinx har redan ett motsvarande skydd av konfigurationsfilen som Altera. Samma sak gäller Lattice Semiconductors FPGAer.