Warning: Missing argument 2 for wpdb::prepare(), called in /home/stromber/public_html/kryptoblog/wp-content/plugins/wp-super-edit/wp-super-edit.core.class.php on line 109 and defined in /home/stromber/public_html/kryptoblog/wp-includes/wp-db.php on line 1222
Ny version av VHDL, nu med skydd för IP-cores » Kryptoblog

Ny version av VHDL, nu med skydd för IP-cores

October 9th, 2006 by Joachim Strömbergson Leave a reply »

Standardiseringsorganet Accellera har precis släppt en uppdaterad version av standarden för det hårdvarubeskrivande språket VHDL.

VHDL 2006 3.0, som den nya versionen kallas innehåller flera nya intressanta funktioner. En av de viktigaste tycker jag är att VHDL nu får assertions, vilket starkt förbättrar möjligheten att verifiera sin konstruktion. (Jag har arbetat med assertions i SystemVerilog, och tycker att det är helt fantastiskt. Genom några få assertions kan man hitta problem som annars kunde vara helt hopplösa att hitta. Det som dock gör den nya versionen av VHDL intressant för Kryptoblog är att den nu även innehåller stöd för kryptering.

Krypteringsstödet är inte till för att förbättra säkerheten i applikationen som byggs med språket, utan är till för att skydda konstruktionen i sig från stöld. Det visar sig att det är samma mekanism som bland annat Cadence tidigare presenterat, och som bland annat finns för SystemVerilog. Dock låter det lite patchigt när man läser beskrivningen av mekanismen:

a mechanism for hiding pieces of the source code and encrypting it with different methods.” Tool suppliers can decrypt the code so it remains hidden from the IP user. The encryption is accomplished with pragmas that indicate the area of code that needs to be encrypted. Users can specify which encryption algorithm and key to use. A “viewpoints” feature lets users see signal values during simulation, but not how those values are derived.

Ganska luddigt, eller hur?

Uppenbarligen har behovet av krypterade IP-cores vuxit rätt snabbt. För tre år sedan var det ingen som över huvud taget pratade om detta. (Så vitt jag vet.) Orsaken till det växande behovet tror jag bottnar i två saker:

  1. Snabbt ökad användning av IP-cores vid konstruktion av System på Chip. Det har tagit längre tid än jag trodde, men nu är det en mogen marknad.

  2. Outsourcing av utveckling. Utvecklingsuppdrag köps in från en global marknad, samtidigt blir konstruktionen i sig allt mer den kritiska resursen. Utveckling skall kunna ske av en tredje part på andra sidan jorden, men konstruktionen får inte läcka ut.

Som artikeln på EE Times påpekar är kanske inte en ny VHDL-standard den största nyheten (språket är allt mer marginaliserat – även om man kanske inte tror det om man läser lite kurser i Sverige). Men för dom som framhärdar med VHDL är det ett bra steg framåt. Nu kan dom tydligen också få använda wildcards i sin känslighetslista, något som jag inte kunnat leva utan sedan 2001 (i Verilog).

No related posts.

Related posts brought to you by Yet Another Related Posts Plugin.

Advertisement

Leave a Reply

You must be logged in to post a comment.